국민대학교 대학원 신소재공학과 박사과정(17학번) 조민규 학생이 지난 4월 24일부터 26일까지 창원에서 개최된 2019 대한금속재료학회 춘계학술대회에서 ‘Phase-field 기법을 이용한 TSV 결정립 성장 시뮬레이션’을 발표하여 학생구두발표 우수상을 수상했다. 

TSV(through silicon via, 실리콘 관통전극)는 와이어를 이용해 칩을 연결했던 적층 기술인 와이어 본딩을 대체하는 기술로, 칩에 미세한 구멍(via)을 뚫어 상단 칩과 하단 칩을 전극으로 연결하는 차세대 패키징 기술이다. 대부분의 경우 TSV 물질로 구리를 사용하고 있으며 전기도금법을 이용하여 구리를 실리콘 웨이퍼 상에 패턴된 홀(via) 내부에 증착한다. 전기도금법에 의해 증착된 구리는 다결정 미세구조를 지니며 평균 결정립 크기는 나노미터 스케일이다. 전기도금법에 의한 구리 증착 공정을 마친 TSV 구조는 고온 열처리 공정을 거친다. 열처리 공정에서 TSV 구조 신뢰도와 연관된 중요한 현상 두 가지가 발생하는데, 다결정 미세조직의 결정립 성장과 구리 TSV와 주위 실리콘 기반에 발달하는 열응력 이다. 구리는 실리콘에 비해 열팽창 계수가 6배 정도 크기 때문에 고온 열처리 공정에서 발생하는 결정립 성장, 다결정 구리 조직의 고밀화, 열응력에 의한 고온 크립 및 소성 변형은 구리 TSV 돌출을 야기하는데 이는 최종 3차원 스텍 소자 신뢰성에 가장 위협적인 인자 중 하나이다. 이 연구에서는 상변태 예측 시뮬레이션 모델 중 하나인 상장모델(Phase field model)을 사용하여 주어진 TSV구조와 열처리 조건에서 결정립 성장, 열응력 분포, 공동(voiding) 형성, TSV 돌출을 시뮬레이션을 통해 예측 할 수 있는 모델을 개발하였다.